하드웨어

흔들림 없는 무어의 법칙, 인텔 10nm 프로세스 기술 발표


  • 우예진 기자
    • 기사
    • 프린트하기
    • 크게
    • 작게

    입력 : 2017-04-15 19:06:46

    인텔 프로세스 기술이 4년 만에 크게 진화한다. 인텔은 올해 후반기 양산에 돌입할 예정인 10nm 공정에 대한 개요를 발표했다. 내년 본격적인 양산에 돌입한다는 계획도 함께 밝혔다.

    인텔은 과거 약 2년 간격으로 새로운 세대 프로세스의 양산을 개시했다. 현 세대인 14nm 공정의 본격적인 양산 시기는 2014년~2015년이었다. 그 전인 22nm 공정은 2012년, 그 전의 32nm 과정은 2010년, 또 그 전의 45nm 과정은 2008년 양산이 시작되었다.

    2008년 45nm 과정에서 2012년 22nm 공정까지는 매우 순조롭게 미세화(스케일링)가 이뤄졌다. “2년 간 트랜지스터의 밀도를 2배로 늘린다.”는 무어의 법칙은 분명한 법칙으로 자리매김했다.

    하지만 14nm 공정에 돌입하면서 무어의 법칙 실현은 어려움에 봉착했다. 14nm 공정의 양산 시기는 2014년 후반으로 22nm 공정과의 간격이 2년 반으로 길어졌다. 또 10nm 공정은 2016년 발표가 있을 것이라는 예상을 깨고 구체적인 발표가 아예 없었다.

    반도체 프로세스 기술에 대한 유명 국제 학회 IEDM와 VLSI 토론회, 인텔 개발자 포럼에서 조차 10nm 공정에 대한 소식이 나오지 않자 인텔 프로세스 개발 분야에서의 리더쉽에 의문이 제기되었다. 반면 다수의 파운드리는 10nm 공정, 또 7nm 공정의 개요를 국제 학회에서 발표하면서 인텔의 입지가 더욱 흔들리는 것처럼 보였다.

    인텔은 이러한 불안감을 해소하고 프로세스 개발 분야의 리더라는 명성을 되찾기 위해서 마련한 것이 3월 28일 샌프란시스코에서 개최한 제조 기술에 관한 이벤트(Intel Technology and Manufacturing Day)다.

    이번 행사에서 인텔은 하이퍼 스케일링(Hyper Scaling)이라는 키워드를 내놓았다. 하이퍼 스케일링이란 기존 미세화를 뛰어넘어 더욱 높은 비율로 트랜지스터 밀도를 높이는 것을 의미한다. 인텔은 14nm 공정에서 10nm 공정으로의 이행에 하이퍼 스케일링을 실현했다고 어필했다.

    인텔이 14nm 공정에 대한 기술 개요를 발표한 것은 2014년 후반의 일이다. 그 때는 하이퍼 스케일링이라는 표현은 사용되지 않았다. IDF 2014와 IEDM 2014에서 인텔은 “14nm 공정에서도 22nm 공정까지의 미세화 수준을 유지했다.”는 표현을 사용했을 뿐이다.

    14nm 공정에서 10nm 공정으로의 이행에서 하이퍼 스케일링의 실현이 가능해진 이유는 금속 배선(인터 커넥트) 리소그래피(패턴 형성)에 SAMP(Self Aligned Muti-Patterning) 기술을 채용했기 때문이다. SAMP 없이는 하이퍼 스케일링 실현은 불가능하다고 인텔은 설명한다. 

    10nm 공정에서는 단위 면적당 트랜지스터수가 14nm 공정의 2.7배로 늘었다. 또 논리 회로 면적에서는 14nm 공정의 0.37배가 줄었다. 인텔은 10nm 공정에서도 14nm 공정과 마찬가지로 CPU 뿐만 아니라 SoC와 FPGA 등에서도 프로세서를 개발할 것이다. 프로세서 개발 분야에서 인텔이 다시 주도권을 되찾게 될지 관심이 커진다.




    베타뉴스 우예진 기자 (w9502@betanews.net)
    Copyrights ⓒ BetaNews.net





    http://m.betanews.net/688444?rebuild=on