하드웨어

IBM과 TSMC 7nm 반도체 제조 기술 선보여


  • 우예진 기자
    • 기사
    • 프린트하기
    • 크게
    • 작게

    입력 : 2016-12-11 10:21:59

    최첨단 반도체 양산 기술은 현재 16nm와 14nm 공정에 머물고 있다. 2016년에는 차세대에 해당하는 10nm 공정의 초기 생산이 시작되었다. 그 이후 공정인 7nm 역시 반도체 제조 기술을 견인하는 기업들에 의해서 적극적으로 개발되고 있다.

     

    샌프란시스코에서 개최 중인 최첨단 반도체 디바이스 기술 국제 학회 IEDM 2016에서는 그 일부가 공개되었다. 기술 강연 첫날인 12월 5일 IBM그룹(IBM 리서치, 글로벌파운드리스, 삼성전자 공동 개발 그룹)과 TSMC가 각각 7nm 세대의 CMOS 로직 제조 기술의 개요를 발표했다.

     

    흥미롭게도 IBM 그룹의 개발 기술과 TSMC의 개발 기술은 방향성이 상당히 달랐다. IBM그룹의 개발 기술은 고밀도화를 극한까지 추구한 반면, TSMC의 개발 기술은 양산에 꽤 근접한 내용이었다. 양사의 논문은 무어의 법칙과 EUV(극단 자외선) 리소그래피 양쪽을 한 단계 진전시켰다는 평가를 받았다.

     

    TSMC는 업계 최소로 6T(6트랜지스터) SRAM을 개발하고 2017년 4월까지 초기 생산을 시작할 예정이다. 또 IBM은 EUV를 적용한 연구 장치를 사용해 업계 최소의 FinFET를 실현했다고 발표했다. 양사는 이번 예상을 뛰어넘는 성과로 회의장을 놀라게 했다.

     

    IBM은 CPP(Contacted Poly Pitch)가 44/48nm, 금속 피치가 36nm, 핀 속도가 27nm인 FinFET를 발표했다. 또, 소스 드레인의 컨택트 폭이 약 10nm, 게이트 길이가 약 15nm인 디바이스도 존재하다고 한다.

     

    TSMC가 발표한 256M비트의 SRAM 테스트 칩은 셀 밀도가 0.027mm2, 읽기/쓰기 전압을 0.5V로 줄였다. TSMC는 “현재 양산 중 16FF+프로세스 기술과 비교해서 최대 40%의 고속화와 65%의 저소비 전력화, 3.3배의 루트 게이트 밀도를 실현할 수 있다.”고 말했다.

     

    한편 이번 IEDM 2016에서는 경쟁사인 삼성과 인텔의 경우 자사의 최첨단 프로세스 기술에 관해서는 발표 내용이 없었다. 인텔은 2016년 8월 10nm 과정에서 게이트 간격 56nm을 달성했다고 발표했지만, IBM의 연구 프로세서는 이번에 이를 웃도는 속도를 실현했고 이 프로세스는 업계 최고 밀도를 달성했다. 2017년 제조를 시작할 전망이다.

     

    삼성은 최근 10nm 과정을 발표하면서 “기존의 액침 리소그래피를 사용하는 7nm 공정은 건너 뛸 것이다. 대신 EUV를 사용한 7nm 과정을 발표하고 2018년 말까지 제조를 시작할 수 있다고 보고 있다.”고 말했다.

     

    글로벌파운드리스(GLOBALFOUNDRIES)는 2016년 9월 액침 스테퍼를 사용해 7nm 공정을 독자 개발하고 2018년 제조를 시작할 예정이라고 밝혔다.




    베타뉴스 우예진 기자 (w9502@betanews.net)
    Copyrights ⓒ BetaNews.net





    http://m.betanews.net/656811?rebuild=on